令和5年度 秋期 高度試験 午前I 問7
テクノロジハードウェア
この問題は2023(R5)秋 高度試験共通 午前Iに出題されたものです。出題時点の法令・制度に基づく内容のため、現行の内容と一致しない場合があります。
本ページの問題文・選択肢は、原本の体裁を Web 表示用に正規化しています（改行・記号・数式・図表参照の調整）。設問の趣旨および正解に影響する変更は加えていません。
真理値表に示す3入力多数決回路はどれか。
図の説明テキスト
| 入力 A | 入力 B | 入力 C | 出力 Y |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
図の説明テキスト
入力A, B, Cの3入力回路。3個のANDゲートがそれぞれ (A, B)、(B, C)、(A, C) の2入力を受ける。上段のANDと中段のANDの出力を1個目のORゲートに入力し、その出力と下段のANDの出力を2個目のORゲートに入力して出力Yを得る。すなわち 。
図の説明テキスト
入力A, B, Cの3入力回路。3個のXOR(排他的論理和)ゲートがそれぞれ (A, B)、(B, C)、(A, C) の2入力を受ける。上段のXORと中段のXORの出力を1個目のORゲートに入力し、その出力と下段のXORの出力を2個目のORゲートに入力して出力Yを得る。すなわち 。
図の説明テキスト
入力A, B, Cの3入力回路。3個のORゲートがそれぞれ (A, B)、(B, C)、(A, C) の2入力を受ける。上段のORと中段のORの出力をANDゲートに入力し、その出力と下段のORの出力を出力側に否定の丸印が付いたNANDゲートに入力して出力Yを得る。すなわち 。
図の説明テキスト
入力A, B, Cの3入力回路。3個のXOR(排他的論理和)ゲートがそれぞれ (A, B)、(B, C)、(A, C) の2入力を受ける。上段のXORと中段のXORの出力をANDゲートに入力し、その出力と下段のXORの出力を出力側に否定の丸印が付いたNANDゲートに入力して出力Yを得る。すなわち 。
解答・解説を読む
正解: 選択肢ア
多数決回路とは
3入力多数決回路は、3つの入力（ここでは 、、 とします）のうち、過半数（2つ以上）が 1（真）のときに、出力が 1 となる論理回路です。
論理式の導出
真理値表において出力が 1 になるのは、以下のいずれかの条件を満たす場合です。
- と がともに
1である - と がともに
1である - と がともに
1である
したがって、この回路の出力 を表す論理式は、論理積（AND）と論理和（OR）を用いて次のように表されます。
各選択肢の解説
- 選択肢 ア（正解）: 論理式 を正しく回路図として表現しています。3つの入力から2つずつを AND回路 に入力し、それら3つの出力を1つの OR回路 に入力する構成となっています。
- 選択肢 イ: AND回路やOR回路の組み合わせが異なり、入力のうち2つが
1であっても出力が1にならないパターンが存在するため誤りです。 - 選択肢 ウ: 多数決回路の論理式を満たさない不適切な回路構成です。
- 選択肢 エ: 同様に、真理値表の結果と一致しない出力を返すため誤りです。